021-51001772
电子目录

电子目录

芯片 ESD 防护技术深度解析：从 HBM、MM 到 CDM 模型

2026年07月27日      点击量：10

芯片 ESD 防护技术深度解析：从 HBM、MM 到 CDM 模型

在集成电路（IC）的设计、制造、封装及测试全流程中，静电放电（ESD）是导致器件失效的主要元凶之一。一个看似不经意的触碰，就可能造成芯片内部永久性损伤，导致产品良率下降和可靠性风险。为了系统性地评估和管控 ESD 风险，行业建立了标准化的 ESD 模型。本文将深度解析 ESD 的本质、危害，并详细介绍 HBM、MM、CDM 三大核心模型及其在工程实践中的应用。

第一章：ESD 的本质与危害

1.1 什么是 ESD？

ESD（Electrostatic Discharge）即静电放电，是指静电荷在不同电位物体间的瞬间转移。在电子车间生产环境中，人员走动、衣物摩擦、塑料周转物料接触分离、设备运转摩擦，都能积累数千伏甚至上万伏静电电压。多数高压静电人体完全无感，却足以击穿精密半导体芯片。

1.2 芯片脆弱的根源：两类永久性损伤

芯片栅氧、PN 结、金属布线尺寸极细微，耐受瞬态高压、大电流能力极差，ESD 会造成两类不可逆损坏：

  1. 电击穿：超高电场击穿栅氧化层、PN 结，芯片漏电暴增，严重直接短路、开路；

  2. 热损伤：瞬时大电流集中流过芯片局部，焦耳热造成金属熔断、硅基材烧毁，形成物理硬伤。

ESD 风险贯穿晶圆、封装、仓储、测试、组装全链条；放电时长纳秒级别，很多损伤不会当场功能报废，属于隐性不良，只能依靠失效分析反向溯源。

芯片 ESD 损伤机理

第二章：ESD 标准化模型建立的工程意义

现实车间静电放电场景杂乱无章，无法全部复刻进实验室。行业把高频静电风险抽象成标准化模型，实现三大管控价值：测试可重复、数据可横向对比、失效判定有统一标准。
行业落地最广的三类 ESD 模型：
HBM 人体模型、MM 机器模型、CDM 带电器件模型。分别对应：人体带电触碰、金属设备带电触碰、芯片自身带电对地放电三大车间高频场景。

HBM MM CDM 放电波形差异

第三章：三大 ESD 模型场景、电路与车间管控

3.1 HBM 人体模型：人员操作静电风险

适用场景：作业人员带静电拿取、插拔、触碰芯片，是无尘车间、电子厂最普遍的 ESD 风险。
标准等效电路：100 pF 电容串联 1500 Ω 放电电阻；放电波形偏宽，持续百纳秒，峰值电流约 1A（2kV HBM）。
落地管控：员工佩戴防静电腕带、防静电服鞋，工作台使用合规防静电台面，全部作业在 EPA 防静电管控区内完成。
记忆口诀：人带电，碰到芯片。

HBM 人体模型等效电路


3.2 MM 机器模型：金属治具自动化风险

适用场景：机械手、金属夹具、探针台、金属料盘积累静电后接触芯片引脚。
标准等效电路：200 pF 电容，无大阻值串联电阻，低阻抗硬放电，电流冲击更迅猛。
当下芯片认证优先级低于 HBM、CDM，但提醒企业不能只管控人员，自动化设备、金属工装必须可靠接地。
记忆口诀：机器 / 金属带电，碰到芯片。

MM 机器模型等效电路


3.3 CDM 带电器件模型：芯片自放电风险

放电逻辑和 HBM、MM 相反：芯片在料管、吸嘴、托盘摩擦带电，引脚碰到接地金属瞬间，自身电荷向外泄放。
CDM 特征：上升时间亚 ns 级，峰值电流可达数安培，脉冲极窄。先进小工艺、薄栅氧芯片极易被 CDM 打坏，要求 I/O 引脚就近布置快速泄放保护线路。
记忆口诀：芯片自己带电，接触大地瞬间放电。

CDM 带电器件模型等效电路

第四章：三类模型波形差异 + ESD 标准化测试规则

4.1 放电波形直观区别

  • HBM：脉冲宽度最大，能量释放平缓；

  • MM：低阻抗放电，电流冲击直接强硬；

  • CDM：上升最快、脉冲最窄，局部瞬时冲击最强。

HBM MM CDM 放电波形差异


4.2 ESD 不是单引脚测试，分三类组合全路径验证

ESD 电流会选择全芯片阻抗最低路径，测试必须全覆盖，分为三类：

  1. I/O 对电源地（VSS/VDD）：PS、NS、PD、ND 四种正负极性；

  2. I/O 管脚互相放电测试；

  3. VDD 电源与 VSS 地之间测试，验证电源钳位 Power Clamp 可靠性。

    ESD 防护设计，本质是给所有潜在放电电流规划安全、低阻、够宽的泄放通道




第五章：HBM/MM/CDM 等级测试 VS TLP 研发分析

  1. HBM/MM/CDM：量产准入测试，只判定固定电压等级过 / 不过（如 2kV HBM、500V CDM），用于客户审核、体系合规。

  2. TLP 传输线脉冲：研发深度分析工具，输出完整 I-V 曲线，读取触发电压 Vt1、维持电压 Vh、导通电阻 Ron、失效电流 It2，用来排查保护电路设计缺陷。

    简单划分：HBM/MM/CDM 做量产验收；TLP 做电路优化排查。


TLP 传输线脉冲 I-V 特性曲线


第六章 总结落地建议

  1. 风险快速归类：人员操作 ESD 故障归 HBM；自动化金属设备不良归 MM；芯片搬运、封装测试批量失效优先排查 CDM；

  2. 防静电管控两手抓：前端车间硬件合规（防静电台面、接地、导电耗材，上海拓伏可配套全系列 ESD 工位器具），后端芯片 ESD 电路分级设计；

  3. 测试分层：量产用 HBM/MM/CDM 定级，研发整改用 TLP 定位细节问题；

  4. ESD 防护是整套系统工程，焊盘走线、通孔数量、地线网络、衬底设计、车间防静电环境缺一不可。

本文由上海拓伏电子工程有限公司技术中心整理，适配半导体、芯片封测、电子组装车间 ESD 体系搭建参考。官网：www.shtofoo.com.cn，抖音：上海拓伏电子工程有限公司，创始人抖音：大姚抗静电


回到列表